


模拟集成电路版图设计是模拟集成电路设计的重要环节,涉及版图设计、验证及EDA工具等方面。本书以模拟集成电路版图设计与验证的EDA工具为对象,详细介绍了Cadence IC 6.1.7版图设计工具与Siemens EDA Calibre版图验证工具,之后讨论了Calibre DRC、LVS规则的基本语法,同时展示了模拟集成电路版图设计、验证的基本流程,最后以运算放大器作为实例,分析了版图规划、布局及布线的基本方法。
本书通过结合工具和设计实践,由浅入深,使读者深刻了解CMOS模拟集成电路版图EDA工具的操作和基本流程,对于进行CMOS模拟集成电路版图学习的高年级本科生,研究生,以及本领域的工程师,都具有较好的参考意义。
封面
前折页
书名页
版权
前言
第1章 Cadence Virtuoso 6.1.7 版图设计工具
1.1 Cadence Virtuoso 6.1.7 介绍
1.1.1 Cadence Virtuoso 6.1.7 CIW界面介绍
1.1.2 Cadence Virtuoso 6.1.7 Library Manager界面介绍
1.1.3 Cadence Virtuoso 6.1.7 Library Path Editor操作介绍
1.1.4 Cadence Virtuoso 6.1.7 Layout Editor界面介绍
1.2 Virtuoso基本操作
1.2.1 创建圆形
1.2.2 创建矩形
1.2.3 创建路径
1.2.4 创建标识名
1.2.5 调用器件和阵列
1.2.6 创建接触孔和通孔
1.2.7 创建环形图形
1.2.8 移动命令
1.2.9 复制命令
1.2.10 拉伸命令
1.2.11 删除命令
1.2.12 合并命令
1.2.13 改变层次关系命令
1.2.14 切割命令
1.2.15 旋转命令
1.2.16 属性命令
1.2.17 分离命令
1.2.18 改变形状命令
1.2.19 版图层扩缩命令
1.3 基于Layout XL的版图设计方法
第2章 Siemens EDA Calibre版图验证工具
2.1 Siemens EDA Calibre版图验证工具简介
2.2 Siemens EDA Calibre版图验证工具调用
2.2.1 采用内嵌Virtuoso Layout Editor工具启动
2.2.2 采用Calibre图形界面启动
2.2.3 采用Calibre View(查看器)启动
2.3 Siemens EDA Calibre nmDRC验证
2.3.1 Calibre nmDRC验证简介
2.3.2 Calibre nmDRC界面介绍
2.3.3 Calibre nmDRC验证流程举例
2.4 Siemens EDA Calibre nmLVS验证
2.4.1 Calibre nmLVS验证简介
2.4.2 Calibre nmLVS界面介绍
2.4.3 Calibre nmLVS验证流程举例
2.5 Siemens EDA Calibre寄生参数提取(PEX)
2.5.1 Calibre PEX简介
2.5.2 Calibre PEX界面介绍
2.5.3 Calibre PEX流程举例
第3章 Siemens EDA Calibre验证规则文件设计
3.1 基本概念
3.2 DRC基础
3.3 尺寸规则检查
3.4 基于多边形的规则检查
3.5 基于边沿和错误的规则检查
3.6 LVS基础
3.7 建立连接关系
3.8 器件检查
第4章 CMOS模拟集成电路版图设计与验证流程
4.1 设计环境准备
4.2 单级跨导放大器电路的建立和前仿真
4.3 跨导放大器版图设计
4.4 跨导放大器版图验证与参数提取
4.5 跨导放大器电路后仿真
4.6 输入输出单元环设计
4.7 主体电路版图与输入输出单元环的连接
4.8 导出GDSⅡ文件
第5章 运算放大器版图设计
5.1 运算放大器基础
5.2 运算放大器的基本特性和分类
5.2.1 运算放大器的基本特性
5.2.2 运算放大器性能参数
5.2.3 运算放大器的分类
5.3 单级折叠式共源共栅运放的版图设计
5.4 两级全差分密勒补偿运放的版图设计
5.5 电容—电压转换电路版图设计
后折页
封底
机械工业出版社 京icp备14043556号-1 (署)网出证(京)字第214号 Copyright (C) 2001 CmpBook. All Rights Reserved