封面
前折页
书名页
版权
前言
第1章 高性能SoC关键技术基础
 1.1 高性能SoC设计基础
  1.1.1 SoC设计的发展历史
  1.1.2 高性能SoC架构设计
  1.1.3 工艺节点的发展
 1.2 片上网络设计基础
  1.2.1 片上网络的前世今生
  1.2.2 片上网络在系统互连中的地位
  1.2.3 片上网络的分层模型
  1.2.4 片上网络的分类和应用场景
 1.3 Chiplet架构简介
  1.3.1 Chiplet架构发展历史
  1.3.2 Chiplet架构的定义与相关概念
第2章 片上网络设计与系统设计
 2.1 片上网络与系统架构的关系
  2.1.1 片上网络的基本构件简介
  2.1.2 片上网络对系统设计的深入影响
  2.1.3 系统架构对片上网络的功能需求
  2.1.4 现代片上网络的系统附加功能
 2.2 片上网络的性能分析与优化
  2.2.1 性能分析与评价指标
  2.2.2 性能分析的建模与评估工具
  2.2.3 性能优化的技术与策略
 2.3 片上网络的路由器交换模式与服务优先级
  2.3.1 路由器的交换模式
  2.3.2 交换服务优先级（QoS）
 2.4 片上网络的消息传递机制
  2.4.1 消息传递机制和同步机制
  2.4.2 抢占机制及原子操作
 2.5 片上网络的死锁和活锁应对机制设计
  2.5.1 死锁问题
  2.5.2 应对死锁的策略
  2.5.3 活锁问题
  2.5.4 应对活锁的策略
第3章 片上网络的接口协议
 3.1 接口协议概述
  3.1.1 定义接口协议的原因
  3.1.2 接口协议的评价指标
 3.2 接口协议的分类
  3.2.1 一致性接口协议和非一致性接口协议
  3.2.2 基于总线通道的接口协议和基于数据包的接口协议
 3.3 常见的片上网络协议
  3.3.1 x86架构的FSB和QPI总线概述
  3.3.2 ARM架构的AMBA APB/AHB/AXI/CHI总线
  3.3.3 常见高速I/O总线PCIe/CXL/Ethernet
  3.3.4 常见低速I/O总线I2C/SPI/UART
第4章 片上网络的关键构件设计
 4.1 拓扑结构原理与设计
  4.1.1 拓扑结构的特性
  4.1.2 传统的拓扑——Bus/Crossbar/Clos/Butterfly/Fat Tree/Dragonfly
  4.1.3 环形拓扑（Ring）/网格形拓扑（Mesh）/圆环形拓扑（Torus）
  4.1.4 3D拓扑举例——三维网格拓扑
 4.2 路由原理与设计
  4.2.1 确定性路由设计
  4.2.2 无状态路由设计
  4.2.3 自适应路由设计
  4.2.4 路由算法的实现
 4.3 流量控制原理与设计
  4.3.1 资源、消息和Flit概述
  4.3.2 无缓冲设计
  4.3.3 带缓冲的流控机制
  4.3.4 虫洞与虚拟通道
 4.4 片上网络的实现
  4.4.1 网络规模与扩展性的挑战
  4.4.2 通信负载模式与可控制性的挑战
  4.4.3 工作频率与后端实现的挑战
第5章 片上网络的安全与可靠性设计
 5.1 片上网络的安全性设计
  5.1.1 功能安全设计
  5.1.2 可靠性设计
  5.1.3 信息安全设计
 5.2 片上网络校验和容错机制简介
  5.2.1 校验与纠正方法设计
  5.2.2 奇偶校验设计
  5.2.3 容错方法设计
 5.3 片上网络的加密算法设计简介
  5.3.1 NoC的对称加密算法设计
  5.3.2 NoC的非对称加密算法设计
  5.3.3 NoC的轻量级加密实现
 5.4 设计实例分析
第6章Chiplet架构与设计
 6.1 Chiplet封装技术介绍
  6.1.1 2D封装技术介绍
  6.1.2 2.xD封装技术介绍
  6.1.3 晶圆级集成封装技术介绍
  6.1.4 2.5D封装技术介绍
  6.1.5 嵌入式互连桥封装技术介绍
  6.1.6 3D集成技术介绍
 6.2 Chiplet架构设计
  6.2.1 Chiplet集成设计与性能优势
  6.2.2 Chiplet模块化设计与成本优势
  6.2.3 Chiplet复用与异构
 6.3 Chiplet互连网络与传统互连网络的对比
  6.3.1 Chiplet互连网络与片上互连网络的异同
  6.3.2 Chiplet互连网络与数据中心网络的异同
  6.3.3 Chiplet互连网络仿真
第7章 Chiplet互连模式与接口标准
 7.1 Chiplet互连模式与接口设计
  7.1.1 Chiplet互连模式简介
  7.1.2 Chiplet接口设计
  7.1.3 Chiplet接口的测试技术
  7.1.4 Chiplet接口的修复技术
 7.2 Chiplet异构接口架构设计
  7.2.1 统一接口架构面临的挑战
  7.2.2 异构接口架构设计
  7.2.3 异构接口微架构设计
  7.2.4 异构接口调度设计
  7.2.5 异构接口路由算法设计
  7.2.6 异构接口性能评估
 7.3 Chiplet互连接口标准实例
  7.3.1 Advanced Interface Bus（AIB）介绍
  7.3.2 Open High Bandwidth Interface（OpenHBI）介绍
  7.3.3 Bunch-of-Wires（BoW）介绍
  7.3.4 SerDes介绍
  7.3.5 Universal Chiplet Interconnect Express（UCIe）介绍
第8章 高性能SoC的互连技术实例介绍和深度解析
 8.1 Intel CPU的NoC及Chiplet方案
  8.1.1 Intel Ring总线的演进
  8.1.2 Intel Mesh总线的演进
  8.1.3 Intel Chiplet总线的演进
  8.1.4 Intel的“以CPU为中心”与“系统级优化”理念
 8.2 AMD ZEN系列芯片的NoC及Chiplet方案
  8.2.1 ZEN 1架构介绍
  8.2.2 ZEN 2架构介绍
  8.2.3 ZEN 3架构介绍
  8.2.4 ZEN 4架构介绍
  8.2.5 ZEN 5架构介绍
  8.2.6 AMD的“模块化灵活性”与“跨层级的统一互连”理念
 8.3 ARM公司Neoverse架构的NoC及Chiplet方案
  8.3.1 ARM片上网络的发展
  8.3.2 Neoverse N2参考设计的整体架构
  8.3.3 ARM的“生态开放性”与“低能耗普适性”理念
 8.4 NVIDIA系列芯片的NoC及Chiplet方案
  8.4.1 CPU和GPU内部的互连网络简介
  8.4.2 NVSwitch互连网络简介
  8.4.3 NVIDIA的“以GPU为中心”与“互连定义算力”理念
 8.5 Tesla Dojo系统芯片的NoC及Chiplet方案
  8.5.1 Tesla Dojo互连架构介绍
  8.5.2 Tesla的“垂直整合”与“定制极致化”理念
第9章 高性能SoC互连技术的融合与演进
 9.1 技术演进趋势
  9.1.1 NoC/Chiplet架构的演进
  9.1.2 NoC/Chiplet性能的突破
 9.2 系统级融合挑战
  9.2.1 NoC与Chiplet性能参数不匹配的挑战
  9.2.2 跨级别互连的QoS/流控协同的挑战
 9.3 新兴应用场景驱动
  9.3.1 AI/DSA架构的“有向”互连需求
  9.3.2 自动驾驶的“安全”互连设计
  9.3.3 HPC的并行计算与系统同步
  9.3.4 云服务的虚拟化与可扩展性
 9.4 未来技术展望
  9.4.1 光互连与硅光技术简介
  9.4.2 互连生态与标准化简介
参考文献
后折页
封底